请教版主和各位一个问题，关于通过数据总线读取外部数据
问题是这样的，我将tq2440预留的数据总线的低八位给固定的电平0x22，在arm程序中
#define R_fifo_addr (*(volatile unsigned char *)0x28000003);
在主程序中：
while(1)
{
read_date=R_fifo_addr;
Uart_Printf("%x ",read_date);
}
想将数据读出来，
但是串口显示的数据时没有规律的，并不是预期的0x22，请问这是什么问题？能够提供解决思路吗？
0 0 0 0 0 e0 0 e0 0 0 0 0 0 7 0 7 7 7 7 7 e7 7 e7 f8 f8 0 f8 f8 f8 0 f8 0 ff ff ff 0 ff ff ff 0 f8 0 f8 0 f8 f8 f8 f8 f8 7 7 7 7 7 0 7 7 7 7 0 e0 0 e0 0 0 0 0 e0 e2 e2 e2 0 0 e0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 7 7 e7 7 e7 7 7 7 7 7 7 0 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff 0 ff f8 f8 f8 f8 f8 f8 f8 f8 7 7 7 7 7 e7 7 e7 7 7 0 0 0 0 0 0 0 0 e0 e2 e2 e2 0 e0 0 0 0 0 0 0 0 0 0 0 0 0 e0 0 e0 7 7 7 7 7 7 0 7 7 7 7 0 f8 f8 f8 f8 f8 f8 f8 f8 ff ff 0 ff ff ff ff ff f8 f8 f8 f8 f8 0 f8 f8 7 7 e7 7 7 7 7 7 7 0 7 0 0 0 0 e0 0 e0 e2 e2 e2 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 0 0 0 0 0 0 7 7 7 7 7 e7 7 e7 7 f8 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff ff f8 f8 0 f8 f8 f8 f8 f8 7 7 7 7 7 0 7 7 7 7 0 e7 0 e0 0 0 0 0 0 e2 e2 e2 e2 0 e0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 0 7 e7 7 e7 7 7 7 7 7 7 0 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff 0 ff ff f8 f8 f8 f8 f8 f8 f8 7 7 7 7 7 e7 7 e7 7 7 7 0 0 0 0 0 0 0 0 e2 e2 e2 e2 e0 0 0 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 7 7 7 7 7 0 7 7 7 7 0 f8 f8 f8 f8 f8 f8 f8 f8 ff ff 0 ff ff ff ff ff f8 f8 f8 f8 f8 0 f8 f8 7 7 e7 7 7 7 7 7 7 0 7 7 0 0 0 e0 0 e0 0 e2 e2 e2 0 0 0 0 0 0 0 0 0 e0 0 e0 0 0 0 0 0 0 0 7 7 7 0 7 e7 7 e7 7 7 f8 f8 f8 f8 f8 f8 0 f8 ff ff ff ff ff ff ff ff f8 0 f8 f8 f8 f8 f8 f8 7 7 7 7 7 7 0 7 7 7 7 7 e0 0 0 0 0 0 0 e2 e2 e2 e2 e0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 0 0 e7 7 e7 7 7 7 7 7 7 0 7 f8 f8 0 f8 f8 f8 f8 f8 ff ff ff ff ff 0 ff ff f8 f8 f8 f8 f8 f8 f8 f8 0 e7 7 e7 7 e7 7 7 7 7 0 0 0 0 0 0 0 0 e0 e2 e2 e2 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 e0 0 0 7 7 7 7 0 7 7 7 7 0 e7 f8 f8 f8 f8 f8 f8 f8 f8 ff 0 ff 7 7 7 7 7 7 0 7 7 7 7 0 f8 f8 f8 f8 f8 f8 f8 ff ff ff 0 ff ff ff ff f8 f8 f8 f8 f8 f8 0 f8 7 e7 7 e7 7 7 7 7 7 7 0 0 0 0 0 0 e0 0 e2 e2 e2 e2 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 0 0 0 0 7 0 7 7 7 7 0 e7 7 e7 f8 f8 0 f8 f8 f8 0 f8 0 ff ff ff 0 ff ff ff 0 f8 0 f8 0 f8 f8 f8 f8 f8 7 7 7 7 7 0 7 7 7 7 0 e0 0 e0 0 c0 0 0 e2 e2 e2 e2 0 0 0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 7 7 e7 7 e7 7 7 7 7 7 7 0 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff 0 ff f8 f8 f8 f8 f8 f8 f8 f8 7 7 7 7 0 e7 7 e7 7 7 0 0 0 0 0 0 0 0 e2 e2 e2 e2 0 e0 0 0 0 0 0 0 0 0 0 0 0 0 e0 0 e0 7 7 7 7 7 7 0 7 7 7 7 0 f8 f8 f8 f8 f8 f8 f8 f8 ff ff 0 ff ff ff ff ff f8 f8 f8 f8 f8 0 f8 f8 7 7 e7 7 7 7 7 7 7 0 7 0 0 0 0 e0 0 e0 e2 e2 e2 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 0 0 0 0 0 0 7 7 7 7 0 e7 7 e7 7 f8 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff ff f8 f8 0 f8 f8 f8 f8 f8 7 7 7 7 7 0 7 7 7 7 0 e7 0 e0 0 c0 0 0 0 e2 e2 e2 e2 0 0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 0 7 e7 7 e7 7 7 7 7 7 7 0 f8 0 f8 0 f8 f8 f8 f8 ff ff ff ff ff ff 0 ff ff f8 f8 f8 f8 f8 f8 f8 7 7 7 7 0 e7 7 e7 0 7 7 0 0 0 0 0 0 0 0 e2 e2 e2 e2 e0 0 0 0 0 0 0 0 0 0 0 0 0 e0 0 e0 0 7 7 7 7 7 0 7 7 7 7 0 f8 f8 f8 f8 f8 f8 f8 f8 ff ff 0 ff ff ff ff ff f8 f8 f8 f8 f8 0 f8 f8 7 7 e7 7 7 7 7 7 7 0 7 7 0 0 0 e0 0 e0 0 e2 e2 e2 0 0 0 0 0 0 0 0 0 e0 0 e0 0 0 0 0 0 0 0 7 7 7 0 0 e7 7 e7 7 7 f8 f8 f8 f8 f8 f8 0 f8 ff ff ff ff ff ff ff ff f8 0 f8 f8 f8 f8 f8 f8 7 7 7 7 7 7 0 7 7 7 7 7 e0 0 80 0 0 0 0 e2 e2 e2 e2 0 0 e0 0 e0 0 0 0 0 0 0 0 0 0 0 0 0 e7 7 e7 7 7
对齐了吗？ raominping 发表于 2012-4-22 15:50 static/image/common/back.gif
对齐了吗？
恩 齐的 准备在FPGA上送给数据，否则长时间占用系统数据总线，tq启动不了
测试中......
页:
[1]