想请问下版主，开发板主频能改吗？

开发板主频能改吗？CPU晶振输入12M，想改成运行在FCLK 296352000环境下怎么修改？谢谢！

我在u-boot中做了如下修改
#if 1      //原来这里是0
        /* FCLK:HCLK:PCLK = 1:2:4 */
        /* default FCLK is 120 MHz ! */
        ldr        r0, =CLKDIVN
        mov        r1, #7      //原来这里是3
        str        r1, [r0]
#endif
不能启动操作系统，串口打印如下：

##### EmbedSky BIOS for SKY2440/TQ2440 #####
Press Space key to Download Mode !
Booting Linux ...
Copy linux kernel from 0x00200000 to 0x30008000, size = 0x00200000 ... Copy Kernel to SDRAM done,Warning: this binary is not compressed linux kernel image
zImage magic = 0x00000000
NOW, Booting Linux......

是不是其他还有什么地方要改的？请版主指点

##### EmbedSky BIOS for SKY2440/TQ2440 #####
Press Space key to Download Mode !
Booting Linux ...
Copy linux kernel from 0x00200000 to 0x30008000, size = 0x00200000 ... Copy Kernel to SDRAM done,Warning: this binary is not compressed linux kernel image
zImage magic = 0x00000000
NOW, Booting Linux......
Warning - bad CRC or NAND, using default environment

在天嵌科技的uboot中，你说的那段代码是没有使用的，而是用的board/EmbedSky/boot_init.c中的时钟设置代码。如果降频的话，主要需要配置好SDRAM的频率。

谢谢版主的回复，我后来做了如下修改，系统能跑起来了，但是和之前的400M主频没什么区别，看电影也不会卡，我身边还有一块同样的TQ2440的板子，两块同时运行的时候，反应速度也差不多，不知道我这样是不是已经改成了200M的？
void clock_init(void)
{
....
        else
        {
                /* FCLK:HCLK:PCLK = ?:?:? */
#if CONFIG_133MHZ_SDRAM
                clk_power->CLKDIVN = S3C2440_CLKDIV136;                        //HJ 1:3:6
#else
                clk_power->CLKDIVN = S3C2440_CLKDIV136;                               
#endif
                /* change to asynchronous bus mod */
                __asm__(    "mrc    p15, 0, r1, c1, c0, 0\n"    /* read ctrl register   */  
                            "orr    r1, r1, #0xc0000000\n"      /* Asynchronous         */  
                            "mcr    p15, 0, r1, c1, c0, 0\n"    /* write ctrl register  */  
                            :::"r1"
                            );

                /* to reduce PLL lock time, adjust the LOCKTIME register */
                clk_power->LOCKTIME = 0xFFFFFF;

                /* configure UPLL */
                clk_power->UPLLCON = S3C2440_UPLL_48MHZ;                //fin=12.000MHz

                /* some delay between MPLL and UPLL */
                delay (4000);

                /* configure MPLL */
                clk_power->MPLLCON = S3C2440_MPLL_200MHZ;                //fin=12.000MHz

                /* some delay between MPLL and UPLL */
                delay (8000);
        }
}