tq2440 ide硬盘的问题

由于我们需要进行数据存储，所以给tq2440加了ide硬盘，并进行了驱动移植。

内核是2.6.30.4，修改了ide-generic.c如下：

1. /*
   
2. * generic/default IDE host driver
   
3. *
   
4. * Copyright (C) 2004, 2008-2009 Bartlomiej Zolnierkiewicz
   
5. * This code was split off from ide.c.  See it for original copyrights.
   
6. *
   
7. * May be copied or modified under the terms of the GNU General Public License.
   
8. */
   
9. 
   
10. #include <linux/kernel.h>
    
11. #include <linux/init.h>
    
12. #include <linux/module.h>
    
13. #include <linux/ide.h>
    
14. #include <linux/pci_ids.h>
    
15. 
    
16. /* FIXME: convert arm and m32r to use ide_platform host driver */
    
17. #ifdef CONFIG_ARM
    
18. #include <asm/irq.h>
    
19. #endif
    
20. #ifdef CONFIG_M32R
    
21. #include <asm/m32r.h>
    
22. #endif
    
23. #ifdef CONFIG_ARCH_S3C2410
    
24. #include <linux/kernel.h>
    
25. #include <linux/init.h>
    
26. #include <linux/module.h>
    
27. #include <linux/ide.h>
    
28. #include <linux/pci_ids.h>
    
29. #include <asm/mach-types.h>
    
30. #include <linux/init.h>
    
31. #include <linux/ide.h>
    
32. #include <linux/irq.h>
    
33. #include <linux/interrupt.h>
    
34. #include <mach/regs-mem.h>
    
35. #include <mach/regs-gpio.h>
    
36. #include <mach/regs-gpioj.h>
    
37. #include <asm/io.h>
    
38. #include <asm/irq.h>
    
39. 
    
40. #define IDE_ARM_IRQPIN S3C2410_GPF6
    
41. #define IDE_DATA_OFFSET                0
    
42. #define IDE_STATUS_OFFSET        7
    
43. #define IDE_CONTROL_OFFSET        8
    
44. #endif
    
45. 
    
46. #define DRV_NAME        "ide_generic"
    
47. 
    
48. static int probe_mask;
    
49. module_param(probe_mask, int, 0);
    
50. MODULE_PARM_DESC(probe_mask, "probe mask for legacy ISA IDE ports");
    
51. 
    
52. static const struct ide_port_info ide_generic_port_info = {
    
53.         .host_flags                = IDE_HFLAG_NO_DMA,
    
54.         .chipset                = ide_generic,
    
55. };
    
56. #ifdef CONFIG_ARM
    
57. static const u16 legacy_bases[] = { 0x1f0 };
    
58. static const int legacy_irqs[]  = { 14 };
    
59. #elif defined(CONFIG_PLAT_M32700UT) || defined(CONFIG_PLAT_MAPPI2) || \
    
60.       defined(CONFIG_PLAT_OPSPUT)
    
61. static const u16 legacy_bases[] = { 0x1f0 };
    
62. static const int legacy_irqs[]  = { PLD_IRQ_CFIREQ };
    
63. #elif defined(CONFIG_PLAT_MAPPI3)
    
64. static const u16 legacy_bases[] = { 0x1f0, 0x170 };
    
65. static const int legacy_irqs[]  = { PLD_IRQ_CFIREQ, PLD_IRQ_IDEIREQ };
    
66. #elif defined(CONFIG_ALPHA)
    
67. static const u16 legacy_bases[] = { 0x1f0, 0x170, 0x1e8, 0x168 };
    
68. static const int legacy_irqs[]  = { 14, 15, 11, 10 };
    
69. #else
    
70. static const u16 legacy_bases[] = { 0x1f0, 0x170, 0x1e8, 0x168, 0x1e0, 0x160 };
    
71. static const int legacy_irqs[]  = { 14, 15, 11, 10, 8, 12 };
    
72. #endif
    
73. 
    
74. static void ide_generic_check_pci_legacy_iobases(int *primary, int *secondary)
    
75. {
    
76. #ifdef CONFIG_PCI
    
77.         struct pci_dev *p = NULL;
    
78.         u16 val;
    
79. 
    
80.         for_each_pci_dev(p) {
    
81.                 if (pci_resource_start(p, 0) == 0x1f0)
    
82.                         *primary = 1;
    
83.                 if (pci_resource_start(p, 2) == 0x170)
    
84.                         *secondary = 1;
    
85. 
    
86.                 /* Cyrix CS55{1,2}0 pre SFF MWDMA ATA on the bridge */
    
87.                 if (p->vendor == PCI_VENDOR_ID_CYRIX &&
    
88.                     (p->device == PCI_DEVICE_ID_CYRIX_5510 ||
    
89.                      p->device == PCI_DEVICE_ID_CYRIX_5520))
    
90.                         *primary = *secondary = 1;
    
91. 
    
92.                 /* Intel MPIIX - PIO ATA on non PCI side of bridge */
    
93.                 if (p->vendor == PCI_VENDOR_ID_INTEL &&
    
94.                     p->device == PCI_DEVICE_ID_INTEL_82371MX) {
    
95.                         pci_read_config_word(p, 0x6C, &val);
    
96.                         if (val & 0x8000) {
    
97.                                 /* ATA port enabled */
    
98.                                 if (val & 0x4000)
    
99.                                         *secondary = 1;
    
100.                                 else
     
101.                                         *primary = 1;
     
102.                         }
     
103.                 }
     
104.         }
     
105. #endif
     
106. }
     
107. 
     
108. extern int s3c2410_gpio_getirq(unsigned int pin);
     
109. extern void s3c2410_gpio_cfgpin(unsigned int pin, unsigned int function);
     
110. 
     
111. 
     
112. /*设置IDE接口的寄存器地址，总线宽度，
     
113.   *nWAIT等参数，使用nGCS1作为控制(CS1)，
     
114.   *nGCS2作为命令(CS0)*/
     
115. static inline void s3c2410_hw_setup(hw_regs_t *hw)
     
116. {
     
117.     int i;
     
118.     unsigned int oldval_bwscon; /* 用来保存BWSCON寄存器的值 */
     
119.     unsigned long mapaddr0;
     
120.     unsigned long mapaddr1;
     
121.     unsigned long baseaddr[] =  {0x10000000, 0x08000000};  //ngcs2 接cs0，ngcs1接cs1
     
122.     /* 设置BANK1/2: 总线宽度为16 */
     
123.     oldval_bwscon = readl(S3C2410_BWSCON);
     
124.     writel((oldval_bwscon & ~(3<<8)) \
     
125.                 | S3C2410_BWSCON_DW1_16 | S3C2410_BWSCON_WS1
     
126.         | S3C2410_BWSCON_DW2_16 | S3C2410_BWSCON_WS2, S3C2410_BWSCON);
     
127.     /* 设置BANK1/2的时间参数 */
     
128.         writel((S3C2410_BANKCON_Tacs4 | S3C2410_BANKCON_Tcos4 | S3C2410_BANKCON_Tacc14
     
129.           | S3C2410_BANKCON_Tcoh4 | S3C2410_BANKCON_Tcah4 | S3C2410_BANKCON_Tacp6
     
130.           | S3C2410_BANKCON_PMCnorm), S3C2410_BANKCON1);
     
131.     writel((S3C2410_BANKCON_Tacs4 | S3C2410_BANKCON_Tcos4 | S3C2410_BANKCON_Tacc14
     
132.           | S3C2410_BANKCON_Tcoh4 | S3C2410_BANKCON_Tcah4 | S3C2410_BANKCON_Tacp6
     
133.           | S3C2410_BANKCON_PMCnorm), S3C2410_BANKCON2);
     
134.     /*
     
135.      * 设置IDE接口的地址, ADDR3~1接到IDE接口的A02~00
     
136.      * 注意：没有使用ADDR0，所以下面确定地址时，都左移1位
     
137.      */
     
138.     memset(hw, 0, sizeof(*hw));
     
139.     mapaddr0 = (unsigned long)ioremap(baseaddr[0], 16);
     
140.     mapaddr1 = (unsigned long)ioremap(baseaddr[1], 16);
     
141.     for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++)
     
142.         hw->io_ports_array[i] = mapaddr0 + (i<<1);
     
143.     hw->io_ports.ctl_addr = mapaddr1 + (6<<1);
     
144.     hw->irq = s3c2410_gpio_getirq(IDE_ARM_IRQPIN);
     
145.     s3c2410_gpio_cfgpin(IDE_ARM_IRQPIN, S3C2410_GPIO_IRQ);
     
146.     set_irq_type(hw->irq, IRQF_TRIGGER_RISING);
     
147.     printk("*******ARM IDE register!\n");
     
148. }
     
149. 
     
150. static int __init ide_generic_init(void)
     
151. {
     
152.     hw_regs_t hw, *hws[] = { &hw, NULL, NULL, NULL };
     
153.     unsigned long io_addr;
     
154.     int i, rc = 0, primary = 0, secondary = 0;
     
155.     ide_generic_check_pci_legacy_iobases(&primary, &secondary);
     
156.     if (!probe_mask) {
     
157.         printk(KERN_INFO DRV_NAME ": please use "probe_mask=0x3f" "
     
158.             "module parameter for probing all legacy ISA IDE ports\n");
     
159. 
     
160.         if (primary == 0)
     
161.             probe_mask |= 0x1;
     
162. 
     
163.         if (secondary == 0)
     
164.             probe_mask |= 0x2;
     
165.     } else
     
166.         printk(KERN_INFO DRV_NAME ": enforcing probing of I/O ports "
     
167.             "upon user request\n");
     
168. 
     
169.     for (i = 0; i < ARRAY_SIZE(legacy_bases); i++) {
     
170.         io_addr = legacy_bases[i];
     
171. 
     
172.         if ((probe_mask & (1 << i)) && io_addr) {
     
173.             if (!request_region(io_addr, 8, DRV_NAME)) {
     
174.                 printk(KERN_ERR "%s: I/O resource 0x%lX-0x%lX "
     
175.                          "not free.\n",
     
176.                          DRV_NAME, io_addr, io_addr + 7);
     
177.                 rc = -EBUSY;
     
178.                 continue;
     
179.             }
     
180. 
     
181.             if (!request_region(io_addr + 0x206, 1, DRV_NAME)) {
     
182.                 printk(KERN_ERR "%s: I/O resource 0x%lX "
     
183.                          "not free.\n",
     
184.                          DRV_NAME, io_addr + 0x206);
     
185.                 release_region(io_addr, 8);
     
186.                 rc = -EBUSY;
     
187.                 continue;
     
188.             }
     
189. 
     
190.             memset(&hw, 0, sizeof(hw));
     
191. #ifdef CONFIG_ARCH_S3C2410
     
192.                         printk("*******s3c2410_hw_setup.......\n");
     
193.             s3c2410_hw_setup(&hw);
     
194.                         printk("*******s3c2410_hw_setup OKKKKK\n");
     
195.                         for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++)
     
196.                         printk("io_ports_array[%d] = 0x%lX\n", i, hw.io_ports_array[i]);
     
197.                         printk("io_ports.ctl_addr = 0x%lX\n", hw.io_ports.ctl_addr);
     
198.                         printk("irq = %d\n", hw.irq);
     
199.                         printk("io_ports.status_addr = 0x%lx\n", hw.io_ports.status_addr);
     
200.         #else
     
201.                         printk("*******s3c2410 ELSE\n");
     
202.             ide_std_init_ports(&hw, io_addr, io_addr + 0x206);
     
203.                 #ifdef CONFIG_IA64
     
204.                         printk("*******IA64.....................\n");
     
205.             hw.irq = isa_irq_to_vector(legacy_irqs);
     
206.                 #else
     
207.                         printk("*******IA64 ELSE.....................\n");
     
208.             hw.irq = legacy_irqs;
     
209.                         printk("*******IA64 ELSE OK.....................\n");
     
210.         #endif
     
211. 
     
212. #endif                       
     
213.                         printk("IDE_HOST_ADD\n");
     
214.                         printk("**************\n***************\n");
     
215.                         hw.chipset = ide_generic;
     
216.             rc = ide_host_add(&ide_generic_port_info, hws, NULL);
     
217.             if (rc) {
     
218.                                 printk("*******rc........................\n");
     
219.                 release_region(io_addr + 0x206, 1);
     
220.                 release_region(io_addr, 8);
     
221.             }
     
222.         }
     
223.     }
     
224. 
     
225.     return rc;
     
226.         printk("*******END OF IDE_GENERIC_INIT.....................\n");
     
227. }
     
228. 
     
229. module_init(ide_generic_init);
     
230. 
     
231. MODULE_LICENSE("GPL");

复制代码

下面是启动信息，我打印了一些io申请信息方便调试。硬盘的信息也读到了，hitachi什么的。但是读着读着就lost interrupt。不知道是什么原因，请大侠们帮忙看一下，谢谢了！

Uniform Multi-Platform E-IDE driver
ide_generic: please use "probe_mask=0x3f" module parameter for probing all legacy ISA IDE ports
*******ARM IDE register!**********
io_ports_array[0] = 0xC4820000
io_ports_array[1] = 0xC4820002
io_ports_array[2] = 0xC4820004
io_ports_array[3] = 0xC4820006
io_ports_array[4] = 0xC4820008
io_ports_array[5] = 0xC482000A
io_ports_array[6] = 0xC482000C
io_ports_array[7] = 0xC482000E
io_ports.ctl_addr = 0xC482400C
irq = 50
io_ports.status_addr = 0xc482000e
hda: Hitachi HTS542580K9SA00, ATA DISK drive
ide0 at 0xc4820000-0xc482000e,0xc482400c on irq 50
ide-gd driver 1.18
hda: max request size: 128KiB
hda: 16514064 sectors (8455 MB) w/7229KiB Cache, CHS=16383/16/63
hda:<4>hda: lost interrupt
hda: lost interrupt
hda: lost interrupt
hda: lost interrupt
unknown partition table
Driver 'sd' needs updating - please use bus_type methods
**********dm9000 Ethernet Driver, V1.31**********
iosize = 4, addr-start = 0x20000000, io_addr = 0xc4828000

楼主可以贴下原理图，和platform注册那部分的代码，方便大家查看，对了中断申请了么？

感谢回复！

中断使用的是EINT6，即端口GPF6。

#define IDE_ARM_IRQPIN S3C2410_GPF6

hw->irq = s3c2410_gpio_getirq(IDE_ARM_IRQPIN);
s3c2410_gpio_cfgpin(IDE_ARM_IRQPIN, S3C2410_GPIO_IRQ);
set_irq_type(hw->irq, IRQF_TRIGGER_RISING);


下面是原理图，IORDY脚已经改了，接到2440的nwait脚上。

还有platform注册的话，我是参照网上的代码，好像没有那部分的代码，都是修改ide-generic.c文件。
端口配置和注册在static inline void s3c2410_hw_setup(hw_regs_t *hw)函数中完成。其他的操作函数，用的是内核自带的函数。

1. /*设置IDE接口的寄存器地址，总线宽度，
   
2.   *nWAIT等参数，使用nGCS1作为控制(CS1)，
   
3.   *nGCS2作为命令(CS0)*/
   
4. static inline void s3c2410_hw_setup(hw_regs_t *hw)
   
5. {
   
6.     int i;
   
7.     unsigned int oldval_bwscon; /* 用来保存BWSCON寄存器的值 */
   
8.     unsigned long mapaddr0;
   
9.     unsigned long mapaddr1;
   
10.     unsigned long baseaddr[] =  {0x10000000, 0x08000000};  //ngcs2 接cs0，ngcs1接cs1
    
11.     /* 设置BANK1/2: 总线宽度为16 */
    
12.     oldval_bwscon = readl(S3C2410_BWSCON);
    
13.     writel((oldval_bwscon & ~(3<<8)) \
    
14.                 | S3C2410_BWSCON_DW1_16 | S3C2410_BWSCON_WS1
    
15.         | S3C2410_BWSCON_DW2_16 | S3C2410_BWSCON_WS2, S3C2410_BWSCON);
    
16.     /* 设置BANK1/2的时间参数 */
    
17.         writel((S3C2410_BANKCON_Tacs4 | S3C2410_BANKCON_Tcos4 | S3C2410_BANKCON_Tacc14
    
18.           | S3C2410_BANKCON_Tcoh4 | S3C2410_BANKCON_Tcah4 | S3C2410_BANKCON_Tacp6
    
19.           | S3C2410_BANKCON_PMCnorm), S3C2410_BANKCON1);
    
20.     writel((S3C2410_BANKCON_Tacs4 | S3C2410_BANKCON_Tcos4 | S3C2410_BANKCON_Tacc14
    
21.           | S3C2410_BANKCON_Tcoh4 | S3C2410_BANKCON_Tcah4 | S3C2410_BANKCON_Tacp6
    
22.           | S3C2410_BANKCON_PMCnorm), S3C2410_BANKCON2);
    
23.     /*
    
24.      * 设置IDE接口的地址, ADDR3~1接到IDE接口的A02~00
    
25.      * 注意：没有使用ADDR0，所以下面确定地址时，都左移1位
    
26.      */
    
27.     memset(hw, 0, sizeof(*hw));
    
28.     mapaddr0 = (unsigned long)ioremap(baseaddr[0], 16);
    
29.     mapaddr1 = (unsigned long)ioremap(baseaddr[1], 16);
    
30.     for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; i++)
    
31.         hw->io_ports_array[i] = mapaddr0 + (i<<1);
    
32.     hw->io_ports.ctl_addr = mapaddr1 + (6<<1);
    
33.     hw->irq = s3c2410_gpio_getirq(IDE_ARM_IRQPIN);
    
34.     s3c2410_gpio_cfgpin(IDE_ARM_IRQPIN, S3C2410_GPIO_IRQ);
    
35.     set_irq_type(hw->irq, IRQF_TRIGGER_RISING);
    
36.     printk("*******ARM IDE register!\n");
    
37. }

复制代码