Cortex-A8 Cortex-A8处理器是第一款基于ARMv7架构的应用处理器.Cortex-A8是有史以来ARM开发的性能最高、最具功率效率的处理器。Cortex-A8处理器的速率可以在600MHz到超过1GHz的范围内调节,能够满足那些需要工作在300mW以下的功耗优化的移动设备的要求;以及满足那些需要2000 Dhrystone MIPS的性能优化的消费类应用的要求。 目录 • 简介 • 架构特性 • 应用 • 功能 简介 Cortex-A8处理器是ARM的第一款超标量处理器,具有提高代码密度和性能的技术,用于多媒体和信号处理的NEON™技术,以及用于高效地支持预编译和即时编译Java及其他字节码语言的Jazelle®运行时间编译目标(RCT)技术。 Cortex-A8处理器出色的运行速率和功率效率是通过新的支持并实现了高级泄露控制的ARM Artisan® Advantage-CE库实现的。这种处理器得到了各种各样的适用于快速系统设计的ARM技术的支持,其中包括: RealView® DEVELOP系列软件开发工具 RealView CREATE系列ESL工具和模型 CoreSight™调试和跟踪技术 以及通过OpenMAX多媒体处理标准实现的软件库支持 AMBA® 3 AXI高性能SoC互连 架构特性 ARM Cortex-A8处理器复杂的流水线架构基于双对称的,顺序发射的,13级流水线,带有先进的动态分支预测,可实现2.0 DMIPS/MHz。
顺序,双发射,超标量微处理器内核,13级主整数流水线
10级NEON媒体流水线 10-stage NEON media pipeline专用的L2缓存,带有可编程的等待状态基于全局历史的分支预测。
结合功率优化的加载存储流水线,为功率敏感型应用提供2.0 DMIPS/MHz的速率 遵从ARMv7架构规范,其中包括:
用于实现更高的性能、能量效率和代码密度的Thumb-2技术NEON™信号处理扩展,用于加速H.264和MP3等媒体编解码器Jazelle RCT Java-加速技术,用于最优化即时(JIT)编译和动态自适应编译(DAC),并将存储器尺寸减小了多达3倍TrustZone技术,用于安全交易和数字权限管理(DRM)。
集成的L2缓存
使用标准编译的ARM建立而成64K到2MB的可配置容量可编程的延迟。
优化的L1缓存
经过性能和功耗的优化结合最小访问延迟和散列确定方式,以便将性能最大化,将功耗最小化。
动态分支预测
通过分支目标和全局历史缓冲区实现按照行业基准,达到95%的准确率。重放机制,以实现预测失败代价的最小化。
存储器系统
访问L1缓存导致的单周期加载使用代价L1缓存的散列数组使得只有在可能需要时才会启用存储器。集成的、可配置L2缓存和用于数据流的NEON媒体单元之间的直连接口Bank化的L2缓存设计,每次只设计1个Bank支持多项与L3存储器之间的未完成事务,以充分利用CPU。
应用 Cortex-A8 设计用来满足需要高性能、高功效、经常集成 Web 连接的市场需求,其中包括: | | | | | | | 用于管理富操作系统、多格式 A/V 和 UI 的主处理器 | | | | | | | | |
功能 | | | 128 位 SIMD 引擎支持高性能媒体处理。 将 NEON 用于某些音频、视频和图形工作负荷可以减轻跨 SoC 支持多个专用加速器的负担,并且使系统可以支持将来的标准 | | 1 级高速缓存在单循环访问时间紧密集成到处理器中。 该高速缓存将最低访问延迟与哈希方式确定性结合在一起,可以在最大程度上提高性能和降低能耗。 | | 2 级高速缓存集成到内核中,以实现轻松集成、高功效和最佳性能。 该高速缓存使用标准编译的 RAM 构建,可配置范围从 0K 到 1MB。 该高速缓存可以使用编译的内存构建,具有可编程延迟,以适应不同的数组特征 | | 可为传统 ARM 代码提供最高性能,对于存储指令占用的内存,最多可节省 30% 的空间。 | | 为了最大程度地降低分支错误预测的危害,动态分支预测器跨各种行业基准实现 95% 的准确性。 可以通过分支目标和全局历史记录缓冲区启用预测器。 重放机制将漏测危害降到最低。 | | 完整的 MMU 使 Cortex-A8 可以在各种应用程序中运行富操作系统 | | RCT Java 加速技术可以优化即时生产 (JIT) 和动态自适应编译 (DAC),以及将内存占用空间减少高达三倍 | | 针对高功效和高性能进行了优化。 L1 高速缓存中的散列数组限定仅当可能需要内存时才激活它们。 集成的、可配置 L2 高速缓存与用于数据流的 NEON 媒体单元之间的直接接口。 存储的 L2 高速缓存设计,一次仅允许一个存储体。 对 L3 内存的多个未决事务的支持,以充分使用 CPU。 | | |
|